본문 바로가기
Full-Custom One Chip설계/Virtuoso Digital+Analog 설계

기생소자 포함하여 DRC, LVS check - RCX

by 홍소연한고기 2023. 8. 21.

layout 에서 > Assura>DRC, LVS 체크 완료 후

Run Quantus > set up> output >extracted view>View : “RCX0” (이름작성)

Extraction> type RC로 변경, Ref Node : "GND” , Enable HRCX 체크해제,

Netlisting>Design resistor model>Do not include : 임의 디자인 이름 값 방지

 

 

 

생성된 RCX1 의 모습 -> 확대하면 기생 성분 값 보인다

 

 

test bench schematic 에서 ADE L> 그 전 시뮬레이션 Load State 하여

ideal 시뮬과 비교해보기

 

Set up> invironmental> 최고 우선순위에 RCX1 추가 > 기생캡 환경 추가

 

시뮬 돌렸을 때 약간의 차이 벌어짐을 알 수 있다

 

 

log 창에서 FILE > EXPORT>STREAM 으로 gds 파일 export 가능.

또한 빈 라이브러리 만들어, log 창에서 import>stream 하여 파일 오류 없는지 확인 하기

 

 

 

'Full-Custom One Chip설계 > Virtuoso Digital+Analog 설계' 카테고리의 다른 글

pss Analyses, pnoise  (0) 2023.08.21
VCO 실습  (0) 2023.08.21
Assura Tool DRC, LVS Rule Check  (0) 2023.08.21
pcell 활용 NAND, NOR layout  (0) 2023.08.21
Pcell 제작, MPW(multi project wafer)  (0) 2023.08.21