Eye Diagram > 위 아래 더 볼록할수록 눈처럼 보인다하여 붙여진 이름
jitter가 좁을 수록 안정성이 좋다
240312 추가)
조금 더 편리한 방법으로는
Voutput을 plot 한 후
Measurements> Eye Diagram 에서도 가능하다.!
'Full-Custom One Chip설계 > Virtuoso Digital+Analog 설계' 카테고리의 다른 글
| XOR schematic, Test Bench, symbol, Assura DRC, LVS check, RCX 생성 (1) | 2023.08.22 |
|---|---|
| AND GATE schematic & layout, 두 개의 AND gates 연결 (0) | 2023.08.21 |
| pss Analyses, pnoise (0) | 2023.08.21 |
| VCO 실습 (0) | 2023.08.21 |
| 기생소자 포함하여 DRC, LVS check - RCX (0) | 2023.08.21 |
