AND GATE schematic & layout, 두 개의 AND gates 연결

이전에 만들어 둔 NAND + NOT 게이트를 합쳐                                이러한 형식으로 모을 수 있다 (PSUB, NWELL 합침)

 

해당 Schematic

 

 

 

두 개의 and gates가 쓰이는 경우)

 

create> path로 연결 (너비 설정 가능)

property에서 원하는 소재로 바꿔주자

 

 

 

또한 뒤집어서 연결할 수도 있다! >> 효율 위해 최적화 시키기

 

pmos가 모여 있어 N-WELL 따로 배치하는 것 보다 훨씬 효율적

 

 

 

tar 파일 만들기)